Gallatin 是XEON MP的核心名稱，采用0.13微米制程，前端總線是400MHz，Socket603接口，集成512KB二級(jí)緩存，1到4M三級(jí)緩存，400FSB，支持最多4個(gè)CPU的SMP，支持超線程技術(shù)。1.6－2.5G的帶1ML3，有5千5百萬和6千1百萬晶體管二種類型產(chǎn)品，2.0－2.8G的，有2和4M緩存兩種，分為5千5百萬和1億2千3百萬晶體管產(chǎn)品。
Potomac 支持EM64T基于Potomac核心的Xeon MP，Potomac是Nocona的大緩存，多SMP版本，其采用了0.09微米制程，處具備1MB的二級(jí)緩存外，還具備4至8MB的三級(jí)緩存，前端總線也由以前的400MHz提升到667MHz，頻率則由2.83GHz開始起跳，同時(shí)而Potomac可支持四路或八路處理器。其它特性方面類似于Nocona核心的Xeon DP。
與Potomac一起發(fā)布的還有與其搭配的E8500芯片組，除支持多路SMP外，最大可支持64GB DDR2-400 Registered/ECC內(nèi)存，并支持內(nèi)存熱插拔、內(nèi)存RAID、內(nèi)存映射等技術(shù)，并為未來的多核心處理器做好了支持的準(zhǔn)備。同時(shí)也引入了新一代的PCI Express擴(kuò)展接口，最大可達(dá)28通道，為了實(shí)現(xiàn)企業(yè)級(jí)用戶的高可用性，這些接口都支持熱插拔。
Cranford 為了讓Xeon MP得到更多的支持和應(yīng)用，Intel在Potomac核心的基礎(chǔ)上推出了代號(hào)為Cranford的簡化版新Xeon MP，徹底去除了Potomac核心的三級(jí)緩存，看起來更像是支持多路處理的Nocona核心Xeon DP。
與Potomac一樣，Cranford也使用了667MHz的前端總線、1MB的二級(jí)緩存，頻率由較高的3.16G開始起跳。 Paxville（雙核心） Paxville是Xeon MP的首款雙核心，主要分為7041 2X2MB 3GHz 800FSB，7040 2X2MB 3GHz 667FSB，7030 2X1MB 2.8GHz 800FSB，7020 2X1MB 2.67GHz 667FSB幾種型號(hào)。
同Pentium D處理器非常的相似，也是將兩個(gè)完全相同的處理器核心封裝在一起，每個(gè)核心獨(dú)享2MB或1MB L2緩存，共享800MHz或667MHz的FSB，支持超線程，VT、HT、EM64T、EDbit等技術(shù)。這款處理器集成了高達(dá)3億個(gè)晶體管，依然采用90nm晶圓生產(chǎn)工藝，而并非英特爾已經(jīng)應(yīng)用于桌面處理器的65nm晶圓生產(chǎn)工藝。
這款雙核Xeon處理器采用了同單核Xeon同樣的封裝形式，均為604-pin FC-mPGA4（Flip Chip Micro Pin Grid Array），因此可以安裝在現(xiàn)有的Xeon平臺(tái)上。支持此款雙核心的芯片組為INTEL E8501。
Tulsa（雙核心） 全新企業(yè)級(jí)Xeon MP雙核心處理器Tulsa，是上代“Paxville”核心7000系列的升級(jí)型號(hào)，最大變化即生產(chǎn)制程從90微米過渡到了65微米。Xeon MP 7100系列全部采用此核心，它是全球Cache數(shù)目最大及晶體管數(shù)目最多的x86處理器，核心擁有1MB x 2 L2及16MB L3 Cache，因此核心內(nèi)建了1.328 Billion個(gè)晶體管，就算采用現(xiàn)時(shí)最精密的65nm處理器制程，Die Size仍然高達(dá)435平方毫米。雖然Tulsa雙核心頻率為高達(dá)3.4GHz，但由于65nm制程已大幅減少晶體管漏電情況，因此其最高功耗只為150W（1.25V工作電壓）。
產(chǎn)品分為16MB L3版本的7140M(3.4GHz/800MHz FSB/150W)、7140N(3.33GHz/667MHz FSB/150W)、8MB L3版本的7130M(3.2GHz/800MHz FSB/150W)、7130N(3.16GHz/667MHz FSB/150W)及4MB L3版本的7120M(3GHz/800MHz FSB/95W)、7120N(3GHz/667MHz FSB/95W)、7110M(2.60GHz/800MHz FSB/95W)、7100N(2.5GHz/667MHz FSB/95W)。
Tulsa的Cache設(shè)計(jì)類似現(xiàn)時(shí)流動(dòng)處理器Yonah核的Smart Cache，雖然雙核心各自有自己的L2 Cache，但處理器內(nèi)部內(nèi)建了Caching FSB Controllor，令雙核心可以共享共同的L3 Cache，而且亦可以為雙核心各自L2 Cache的數(shù)據(jù)進(jìn)行內(nèi)部交換，并不需要透過外部FSB及北橋作中介，因此Cache的命中率及延遲值都有大幅的改善及效能提升。Tulsa核心亦首次引用3-Load Front Side Bus架構(gòu)，最高可同時(shí)間支持3路高達(dá)800MT/s的北橋數(shù)據(jù)傳輸管道但需要芯片組的支持，但Tulsa還是可以用于舊有Front Side bus架構(gòu)的芯片組作向下兼容。
川公網(wǎng)安備 51010702001250號(hào)